FII-PRA006/010开发板硬件实验一

以一位全加器为例介绍如何利用开发板进行板载实验。一位全加器的Verilog代码如下：

12345678910	module fadd1``(``    ``input   a,b,ci,``    ``output  sum,``    ``output  co``); assign  {co, sum} = a + b + ci; endmodule

1. FII-PRA006/010 硬件下载及实验遵循如下步骤：
2. Quartus II新建工程
3. 编辑代码
4. Analysis and elaboration，排除语法错误
5. 仿真（可选），排除逻辑错误
6. 管脚锁定
7. 生成及编辑SDC文件（本章内容，可以不需要）
8. JTAG 下载器设定及下载界面设置
9. 硬件调试实验（试验）

由于1-6在前面的章节中已有详细的介绍，本节内容主要介绍7，8两个部分。

1. JTAG下载器设定及下载界面设置

• •  将本文后面的附件下载，解压。
  • 将文件jtag_hw_mbftdi_blaster64.dll 复制到Quartus II 安装目录下的bin64目录下，如果是windows 32系统则使用jtag_hw_mbftdi_blaster32.dll 文件。DLL文件可以在文件下方的附件下载。
  • 将FII-PRA006或FII-PRA010通过USB cable连接到电脑上，如图1

图1

• • 在Quartus II菜单 Tools–>Programmer 或工具栏按钮（如图2：），跳出图3界面

 

图2

• • 在第一次启动编程界面如图3，显示No Hardware，点击Hardware Setup…，跳出图4对话框

图3

• • 如果按上面正常的步骤，JTAG的设置会自动匹配如图4所示，点击close关闭，返回下载主界面。
  • 如图5，如果在file区域没有显示如上图所示的文件（一般情况下，如果新建工程各项设置正确，则下载文件，以及器件类型都是与工程设置一致的），点击Add file在跳出的界面中选择fadd1.sof文件。

图4

• • 在图5中点击Add File,选择下载文件。如图6

图5

图6

• • 按照以上步骤设置后，在图5的界面下点击start，下载文件将会下载到开发板的FPGA中并运行。
  • 拨动开关，观察不同开关输入（sw1,sw2,sw3）情况下一位全加器对应的输出结果（LED5,LED6,LED7)，如图7.

图7

• • 写出实验总结报告