关于 Apple M1 软件工程师所需要知道的细节性能方面，与 Native 相比，在计算密集型的程序上表现差一些，基本

更多精彩技术文章，请关注作者的微信公众号：码工笔记

Apple M1 是苹果新推出的基于 ARM 指令集的新一代 SoC（System on Chip，除 CPU 以外还集成了 GPU、神经网络计算引擎、I/O控制器等），是个人电脑上第一个采用 5 nm 工艺制造的 CPU，，特点和参数总结如下：

一、8 核 CPU

L1 instruction cache: 192KB
- 分别是 Arm 和 Intel 竞品的 3 倍和 6 倍
L1 data cache: 128 KB
- load 只需 3 个时钟周期
- AMD 32 KB，需要 4 个时钟周期；Intel 最新的 Sunny Cove 为 48 KB，5 个时钟周期
L2 shared cache: 12 MB
"P cluster" 主频 0.6-3.204GHz, 功率 <=13.8W

以下微架构数据由软件评测得到[2][3]，可能与实际有出入

整数部件（Integer units）：
- 1: alu + flags + branch + adr + msr/mrs nzcv + mrs
- 2: alu + flags + branch + adr + msr/mrs nzcv + ptrauth
- 3: alu + flags + mov-from-simd/fp?
- 4: alu + mov-from-simd/fp?
- 5: alu + mul + div
- 6: alu + mul + madd + crc + bfm/extr
内存读写部件（Load and store units，up to 128-bit loads and stores, including address generation with shifts up to LSL #3）：
- 7: store + amx
- 8: load/store + amx
- 9: load
- 10: load
浮点数、SIMD 部件（FP/SIMD units）:
- 11: fp/simd
- 12: fp/simd
- 13: fp/simd + fcsel + to-gpr
- 14: fp/simd + fcsel + to-gpr + fcmp/e + fdiv + frecpe + frsqrte + fjcvtzs + ursqrte + urecpe + sha

adds/subs/ands/cmp/tst + b.cc (complete fusion when fused instructions read no more than 4 registers per 6 instructions)
aese + aesmc (always fused if operands match pattern "A, B ; A, A")
aesd + aesimc (always fused if operands match pattern "A, B ; A, A")
pmull + eor (usually fused if operands match pattern "A, B, C ; A, A, D" or "A, B, C ; A, D, A")
amx + amx (excluding loads and stores - probably fuses to something like a STP)

mov x0, 0 (handled by renaming)
mov x0, x1 (usually handled by renaming)
movi v0.16b, #0 (handled by renaming)
mov v0.16b, v1.16b (usually handled by renaming)
mov imm/movz/movn (handled by renamer at a max of 2 per 8 instructions, includes all tested "mov")
nop (never issues)

Retires per cycle: 8
ROB（in-flight renames）:~623
- 目前 Intel Sunny Cove & Willow Cove cores 居第二：352
- AMD 最新的 Zen3 为 256
- Arm 最新的 Cortex-X1 为 224
Integer physical register file size: ~380
FP/SIMD physical register file size: ~434
Fetch window tracking slots (in-flight I-cache lines or branches): ~144
Load buffers: ~129
Store buffers: ~108

注：Physical register file 用于存放乱序执行流水线中 uop 的操作数，流水线中的 uop 通过指针指向 physical register file 来得到操作数

Unified Memory Architecutre (UMA)
- CPU、GPU 等各个部件可以存取同一个物理内存
- 省去了各部件之间进行内存拷贝，提高了效率
8G 或 16G 4266 MT/s LPDDR4X SDRAM