开源verilog项目赏鉴

Konstantin Pavlov，一位热情的硬件开发者，通过他的GitHub项目basic_verilog，为我们提供了一个宝贵的资源库。

项目概述 SERV是一个基于RISC-V指令集的串行CPU实现，一般来说追求简单和入门级的cpu核必然是指令串行结构，这样就避免了很多数据依赖、分支预期等难点。

项目概述 DarkRISCV是一个开源项目，它完全从头开始用Verilog语言实现了一个基于RISC-V指令集的CPU核心。

项目概述 PicoRV32是一个开源的RISC-V RV32IMC指令集的CPU核心项目，目前github上star量最高的verilog开源项目，2.8K stars。