首页
AI Coding
NEW
沸点
课程
直播
活动
AI刷题
APP
插件
搜索历史
清空
创作者中心
写文章
发沸点
写笔记
写代码
草稿箱
创作灵感
查看更多
会员
登录
注册
FPGA高级开发教程
北京不北
创建于2024-02-03
订阅专栏
本专栏将介绍FPGA高级开发的架构、设计、技巧，包括verilog、systemverilog以及HLS语法等。
暂无订阅
共2篇文章
创建于2024-02-03
订阅专栏
默认顺序
默认顺序
最早发布
最新发布
高级FPGA开发之PCIe IP core
通过阅读PCIe spec文档，可以看到UltraScale+器件Integrated Block For PCI Express解决方案IP核是具备高带宽、高可缩放性和高可靠串行互联的解决方案。
高级FPGA开发之基础协议之PCIe（二）
当PCIe主设备（RC或者EP）访问目标设备的存储器空间时，使用non-posted总线事务向目标设备发出存储器读请求TLP，目标设备收到这个存储器读请求tlp后，使用存储器读完成tlp，主动向主设备
