赛灵思中文版技术文档

UltraFast™ 设计方法相关时序收敛步骤将以文本形式提供，便于打印及离线使用。这些步骤旨在帮助您实现更快的时序收敛，并从赛灵思器件及工具中获得最大价值。

本文档旨在提供 Versal™ ACAP 硬件功能以及创建或移植设计时的块级注意事项的概述，并提供有关设计创建、仿真与调试的方法建议以及有关设计流程、启动和配置的建议。

本文档旨在描述推荐的设计方法，帮助用户在设计输入期间有效利用赛灵思 Versal™ ACAP 资源。

本Versal ACAP系统和解决方案规划方法指南文档描述基于目标应用制定赛灵思 Versal™ ACAP 系统规划的设计方法论建议。

本用户指南旨在描述 Vitis™ AI 开发套件，它属于全栈深度学习 SDK，适用于深度学习处理器。

使用物理编码子层 (PCS) 或独立 PCS 实现 40G 或 50G 以太网媒体访问控制器 (MAC)。

赛灵思 DMA Subsystem for PCI Express® 可用于实现高性能、可配置的分散聚集 DMA，以供配合 PCI Express 3.x/4.x 集成块一起使用。