毕竟神灵一时

提起雷军，相信大家都非常熟悉了，90年代初毕业于武大计算机系，后来一路创业，现如今在相应领域的成就也有目共睹。 之前咱们这里也分享过雷军早年间写的文字博客，他曾在早期博客中...

在本文中，你将能看见： - BMP文件解析后，粗糙的Verilog仿真搭建 - AXI-Stream验证IP - 拙劣的DocNav使用指南...

一、ds18b20基本时序 ds18b20器件为单wire通信模式，即采用三态进行输入输出的控制。三态控制原理如下： ds18b20器件的三种时序关系如下： 相关器件的时序...

清明时节雨纷纷，路上行人欲断魂 3月底，笔者陆陆续续开始投递了一些公司，得到了一些一手FPGA面试资料，本着相互学习，共同进步的态度，将其中精华部分摘取出来，以便同行“享用...

这时，您应该注意几点。 VHDL是强类型的。这使初学者更难犯错误，因为编译器不允许您编写有效的代码。Verilog是弱类型的。它允许您编写错误的代码，但更为简洁。 Veri...

你可能没见过的 VsCode 精华项目，比如：为开发者构建一个便捷统一的开发环境，让开发者能从任意设备、任意位置通过浏览器来进行代码的编写。从而免去了常规的 IDE 开发流...

有限状态机 有限状态机的描述方式很多，在Verilog HDL中常用的有限状态机描述方式是两段式和三段式(一段式非常不推荐)。...

偶分频 为什么先说偶分频，因为其实现方式是比较不同的(相对奇偶降频来说)，也是比较简单和易于理解的。...

简要使用if else语句实现4选1数据选择器的逻辑功能; 关于使用VerilogHDL实现4选1数据选择器的简要分析和若干问题与思考...