技术洞察TIC

![image.png](https://p1-juejin.byteimg.com/tos-cn-i-k3u1fbpfcp/96fda023b94245a081d03b148a8bdd36~tplv

1 FPGA ZYNQ嵌入式系统开发流程 2 开发软件Vivado使用1 FPGA ZYNQ嵌入式系统开发流程 2 开发软件Vivado使用1 FPGA ZYNQ嵌入式系统开发流程 2 开发软件Viv

1 AXI_Lite总线 当PS那边向AXI4-Lite总线写数据时，PS这边负责将数据接收到寄存器slv_reg。而slv_reg寄存器有0~3共4个。至于赋值给哪一个由axi_awaddr[ADD

1 STM32F103RCT6最小系统BootLoader BOOT1=1，BOOT0可变 2 ISP 一键下载原理分析 ISP 的时候需要用到(bootloader)自举程序，自举程序存储在 STM

![MDIO.png](https://p3-juejin.byteimg.com/tos-cn-i-k3u1fbpfcp/ecd8fa2ea06845a7965ae13a645278b4~tplv-

1 正反转计数原理 编码器模式下，计数器的计数方向代表的电机的正转与反转，计数的大小代表了转速的大小。 电机正转时，编码器的通道A（TI1）的信号超前通道B，计数器向上计数，反转时，通道A的信号滞后，

![image.png](https://p1-juejin.byteimg.com/tos-cn-i-k3u1fbpfcp/3dcb8fd779c94572a613cedf6933353c~tplv

1 HDL语法 Verilog 的数字进制格式 数据类型 程序框架 2 LED程序设计1 HDL语法 Verilog 的数字进制格式 数据类型 程序框架 2 LED程序设计1 HDL语法 Verilo

![image.png](https://p9-juejin.byteimg.com/tos-cn-i-k3u1fbpfcp/f22998d09cc24622aecf4ad375b9c3dc~tplv