获得徽章 0
动态
文章
专栏
沸点
收藏集
关注
作品
赞
1
赞
1
返回
|
搜索文章
最新 热门
  • 状态机的实例之序列检测器
    通过百度百科的查阅：状态机由状态寄存器和组合逻辑电路构成，能够根据控制信号按照预先设定的状态进行状态转移，是协调相关信号动作、完成特定操作的控制中心。状态机的小实例 设计序列检测器：有“101”序列输入时输出为1，其他输入情况下，输出为0。画出状态转移图，并用Verilog描述。...
    • 4年前
    • 460
    • 评论
    CSS
  • 用Verilog实现串并和并串转换
    串行数据输出是将组成数据和字符的码元按时序逐位予以传输，并行数据传输是将固定位数（通常为8位或16位等）的数据和字符码元同时传输至接收端，串并转换是完成这两种传输方式之间转换的技术。例如：需要传输的数据有32bit，用串行传输则需要32个时钟周期完成传输，如果用8位并行传输，则3...
    • 4年前
    • 1.1k
    • 评论
    CSS
  • FPGA——*Verilog实现的边沿检测功能**含Modelsim仿真*
    边沿检测 ： 检测输入信号，或FPGA内部逻辑信号的跳变，即上升沿或者下降沿的检测。一个直接的方法：设置两个寄存器，对前一状态和后一状态进行寄存，若前后两个状态不同，则检测到了边沿，对于上升沿还是下降沿的确定可以用组合逻辑比较来确定。若前一状态为高电平，后面状态为低电平，则为下降...
    • 4年前
    • 830
    • 评论
    CSS
    • 个人成就
    文章被点赞 2
    文章被阅读 10,352
    掘力值 98
    收藏集
    0
    关注标签
    10
    加入于