HuChenX_

基于FPGA实现图像裁剪并进行modelsim仿真小插曲1、 FPGA实现图像处理算法的设计流程2、 单幅图像上的点操作3、几何裁剪3.1 序言3.2 几何变换简单介绍3....

由SoC到SOPC、SoC FPGA ，异同优缺点的介绍及常见应用场景说一说一、关于SoC二、关于SOPC1.概念2.三、关于SoC FPGA（Intel Cyclone ...

精匹配——RANSAC算法思想及优缺点前言一、RANSAC简介二、RANSAC基本思想1.步骤2.迭代次数的公式3.RANSAC(RANdom SAmple Consens...

1、数字系统的简单介绍1.1 控制单元和数据通路1.2 组合电路和时序电路1.2、实现数字电路设计的几种方法对比2.1 用一个7408 TTL 器件（专用集成电路-----...

晶振:50MHZ； 周期：20ns； 计数次数：1ms=1000000ns/20ns -1=49_999次； 同时49_999次采用程序员计算机可知，需要一个16为的计数器...

1.状态机：简单说是通过不同的状态迁移来完成一些特定的顺序逻辑。 2.状态机的分类： （1）Moore型：状态机的状态变化仅和当前状态有关。 （2）Mealy型：状态机的状...

打开quartus，新建工程和项目后，点击Tools——MegaWzard Plug In Manager——Next——点击左侧的Memory Compiler——RAM...

什么是UART？ UART代表通用异步收发传输器。它是微控制器内部的硬件外围设备。能够将传入和传出的数据转换为串行二进制流。使用串行到并行转换，将从外围设备接收的8位串行数...

异步置位和复位与时钟无关，可以解释为不需要等到时钟沿到来，也能进行置位和复位。 同步置位和复位是指只有在时钟的有效跳变沿时刻置位和复位。 事件控制语法： 1.正沿触发： @...

一. 一个数字系统中往往需要多种频率的时钟脉冲作为驱动源，这样就需要对FPGA的系统时钟（频率较高）进行分频。比如在进行流水灯、数码管动态扫描设计时不能直接使用系统时钟（太...

通过百度百科的查阅：状态机由状态寄存器和组合逻辑电路构成，能够根据控制信号按照预先设定的状态进行状态转移，是协调相关信号动作、完成特定操作的控制中心。状态机的小实例 设计序...

串行数据输出是将组成数据和字符的码元按时序逐位予以传输，并行数据传输是将固定位数（通常为8位或16位等）的数据和字符码元同时传输至接收端，串并转换是完成这两种传输方式之间转...

边沿检测 ： 检测输入信号，或FPGA内部逻辑信号的跳变，即上升沿或者下降沿的检测。一个直接的方法：设置两个寄存器，对前一状态和后一状态进行寄存，若前后两个状态不同，则检测...

1 FPGA ZYNQ嵌入式系统开发流程 2 开发软件Vivado使用1 FPGA ZYNQ嵌入式系统开发流程 2 开发软件Vivado使用1 FPGA ZYNQ嵌入式系统...