获得徽章 0
#新人报道# 今天在调试FPGA时,Verilog代码里一个的Bug让我抓狂了一上午!😅 最后发现是个简单的跨时钟域问题,解决后感觉像通关了一场‘逻辑迷宫’。大家在FPGA开发中遇到过哪些让人啼笑皆非的bug?分享一下吧!💻
评论
个人成就
文章被阅读 258
掘力值 10
收藏集
0
关注标签
2
加入于