Struggle309

在计算机系统或嵌入式系统中，CRG（Clock and Reset Generator）模块是一个用于生成时钟信号和处理复位逻辑的模块。CRG模块的主要功能是确保系统的时钟信号稳定可靠，并在需要时处理

UART（Universal Asynchronous Receiver/Transmitter）是一种通用的异步收发器，用于串行通信。它是一种常见的串行通信协议，广泛应用于微控制器、嵌入式系统和各种

ahb2front cache memory endmodule replace_policy,main include the designment of cache

如果在写回模式下，读不命中时，若是首次访问cache-line，则直接通过axi读取数据更新data-memory，需要注意break 当valid为高，且tag-timer计数已满时，需要替换策略，

在写命中时只更新memory的一部分，而不是整个64bit数据，可能为8bit,也可能是16比特，或者是32比特，64比特

![image.png](https://p3-juejin.byteimg.com/tos-cn-i-k3u1fbpfcp/8bc3e0e5c40f45b39b2e226d0ba5a1cb~tplv

Overview Cache主要用于提供高速存储访问，是利用数据的时间局部性和空间局部性而设计的小存储单元。即用一块更小更快的存储设备作为更大更慢的存储设备的缓冲区，从而提高数据访问速度。本文实现了一