Xx2_

RISC-V(读作“RISC-FIVE”)是基于精简指令集计算(RISC)原理建立的开放指令集架构(ISA)，V表示为第五代RISC(精简指令集计算机),表示此前已经四代RISC处理器原型芯片。

rocket-chip的工具链编译 开源项目rocket-chip的工具链编译遇到的问题介绍 RISC-V工具链

建立自己的RISC-V C编译环境 介绍RISC-V C-code的编译环境，需要用到工具链、*.ld和*.S

此文对RISC-V Debug协议做一个简单的介绍，具体的内容，大家可以查看协议本身内容。 https://github.com/riscv/riscv-debug-spec/blob/master/