首页
AI Coding
NEW
沸点
课程
直播
活动
AI刷题
APP
插件
搜索历史
清空
创作者中心
写文章
发沸点
写笔记
写代码
草稿箱
创作灵感
查看更多
会员
登录
注册
XtremeDV
掘友等级
Digital Verification
行走在硅农和码农之间
获得徽章 0
动态
文章
专栏
沸点
收藏集
关注
作品
赞
0
文章 0
沸点 0
赞
0
返回
|
搜索文章
最新
热门
gitlab CI Pipeline Schedule cron
可以使用下面的网站生成cron表达式,亲测gitlab cron适用。https://crontab.
git pre-commit 钩子禁止commit大文件
进入项目的hooks文件夹(.git/hooks)应该看到已经存在的文件列表。 创建一个要使用的确切提交类型的新文件(例如:“ commit-msg”,“ pre-rebase”,“ pre-commit”等)。不要有扩展名。打开新文件并粘贴代码(如下图所示Python代码)保存...
SystemVerilog Assertion支持动态delay或者repeat
import uvm_pkg::*; `include "uvm_macros.可以将上面代码中的某些sequence或者property单独拿出来使用。
控制SystemVerilog Assertion的关闭打开
$display ("%0t %m Disabling assertions during init..$assertoff (0, top_tb.@ (top_tb.$display ("%0t %m Enabling assertions after init..$asser...
Python 酷炫的Yaspin模块
Yaspin提供功能齐全的终端spinner,以显示长时间挂起操作期间的进度。https://github.
超时时杀死python subprocess子进程?
class RunCmd(threading.threading.Thread.self.self.self.p = sub.Popen(self.self.p.self.self.join(self.if self.self.p.terminate() #use self.p....
在python中将标准输出stdout重定向为"nothing"
f = open(os.sys.sys.sys.
推荐一款好用的IC设计中生成register model的工具
无意中发现一个开源的工具,使用systemRDL文件作为输入,可以生成寄存器相关的RTL module,UVM中使用的regmodel,C和verilog的头文件(包含寄存器某个字段的偏移以及mask bits),以及html的文档。https://github.https://...
SystemVerilog:如何处理UVM中的reset(第2部分)
前一段时间,我写了一篇有关如何处理UVM agent组件中的reset的文章。有人问了一个很好的问题:如何处理计分板上的reset?在本文中,我将与您分享我在验证环境中处理reset的方式。假设我们有一个带有APB接口的DUT,用于访问某些内部寄存器。与在agent中处理rese...
SystemVerilog:如何处理UVM中的reset(第1部分)
即使听起来很简单,但在实际实现中,在UVM agent中处理reset也不是那么简单。 在本文中,我将介绍一种处理reset的通用机制,该机制可以在任何UVM agent中重复使用。因为agent是最重要的组件,所以我们可以在其中实现一些逻辑,该逻辑可以检测到reset何时变为活...
下一页
个人成就
文章被点赞
7
文章被阅读
70,025
掘力值
499
关注了
0
关注者
15
收藏集
0
关注标签
4
加入于
2021-10-28