四季宝的守护神

持续创作，加速成长！这是我参与「掘金日新计划 · 6 月更文挑战」的第6天！ 1.测试用例 代码如下（示例）： 2.如何运行 打开终端，在命令行输入g test.sv ，就可以打开gvim终端，然后把

持续创作，加速成长！这是我参与「掘金日新计划 · 6 月更文挑战」的第2天 （ISA）指令集架构是设计处理器的规范。 设计现代高端微处理器的过程主要包括两个步骤：微体系结构设计和逻辑设计 计算机体系结

本文已参与「新人创作礼」活动，一起开启掘金创作之路! 名词尝鲜 ISA: (Instruction Set Architechture):指令集架构 RISC-V("RISC five")的目标是成为

本文已参与「新人创作礼」活动，一起开启掘金创作之路! vcs -help lists compile options,run-time options,environment variables 命令

本文已参与「新人创作礼」活动，一起开启掘金创作之路! 以下关于覆盖率说法错误的是： 本题的答案是A。 当功能覆盖率达到100%，不可以说明设计没有问题 System Verilog有几个可以改变数组中

本文已参与「新人创作礼」活动，一起开启掘金创作之路! 类中可以定义wire变量吗？ 不可以，因为class（类）是软件概念，里面的变量也应该是软件概念（即动态变量），不可以定义硬件变量，一个类可以有多

本文已参与「新人创作礼」活动，一起开启掘金创作之路! 关于动态数组： Ø 动态数组的容量大小是在程序运行的过程中根据需要指定的； Ø 动态数组的创建是通过new[]实现的，不是new()； Ø new

本文已参与「新人创作礼」活动，一起开启掘金创作之路! 对于systemverilog，下面正确的是： enum {A, B, C, D=5, E, F} list; //A=0，B=1，C=2，D=5

本文已参与「新人创作礼」活动，一起开启掘金创作之路! 这里需要注意：a是默认为缺省，b指定了为6，c也是默认缺省，d通过指定赋值为8. 所以a=1,b=6,c=3,d=8。 观察下面的代码。请问最后输