风中追风kk

1 异步复位，同步释放描述下 复位是将寄存器恢复到默认值。一般复位的功能包括：同步复位，异步复位。 同步复位是指当上升沿检测到复位信号，执行复位操作，有效的时钟沿是前提。 复位信号的有效时长必须大于时

1 流水线乘法器 实现4bit无符号数流水线乘法器设计。 4bit乘法器，最终结果不超过八位。 2 APB 1 低成本 2 低功耗 3 低带宽 4 无流水线 5 所有信号在时钟上升沿有效 6 进行一次

同步fifo 双端口ram -----full和empty信号的产生 异步fifo 1 双口ram 2 控制地址自增 3 二进制码转格雷码 4 格雷码跨时钟域 5 对同步后的格雷码转二进制码 6 fu

1 锁存器，触发器，寄存器 锁存器（latch）---对脉冲电平敏感，在时钟脉冲的电平作用下改变状态。 ： 具有存储功能的逻辑电路，是构成时序电路的基本逻辑单元 锁存器是电平触发的存储单元，数据存储的

在FPGA的设计中,毛刺现象是长期困扰电子设计工程师的设计问题之一,是影响工程师设计效率和数字系统设计有效性和可靠性的主要因素。 由于信号在FPGA的内部走线和通过逻辑单元时造成的延迟,在多路信号变化

1 加法器 半加器： 半加器用于位求和。 半加器不考虑低位进位来的进位值，只有两个输入，两个输出。由一个与门和异或门构成. 全加器： 使用两个半加器和一个或门 实现一个全加器。 全加器的输入包含低位进

1 关键路径 关键路径是指同步逻辑电路中，组合逻辑延时最大的路径，包括布线延迟，关键路径是对设计性能起决定性影响的时序路径。 2 优化关键路径 对关键路径进行时序优化，可以直接提高设计性能。 对同步逻

1 generate 很多情况下，需要编写很多结构相同而参数不同的赋值语句或者逻辑语句，如果参数量很大的情况下，原本的列举就会显得心有余而力不足。c语言中常用for语句来解决此类问题，verilog则

层次化存储 局部性原理： 任意一段时间内程序都只会访问地址空间相对较小的一部分内容。 时间局部性： 如果某个数据项被访问，那么在不久的将来它可能再次被访问。 空间局部性： 如果某个数据项被访问，与他相