风中追风kk

多发射 流水线并行 - 指令级并行。 1 增加流水线级数，让更多的指令重叠执行，加深流水线后，由于有更多的操作可以重叠执行，指令间的并行度更高。同时时钟周期变短，主频变高，...

1 fifo深度计算 FIFO通常用于在两个时钟域间传输数据，并且通常情况下，写数据的速率是要比读数据的速率快的，因此，就存在FIFO最小深度的一个问题，以防止在数据传输时...

1神经网络 通过卷积等运算提取特征，通过权重和偏置连接。 通过损失函数，去训练模型的输出，让模型的输出接近于期望的输出。 利用大量的数据，通过最小化损失函数，不断训练模型。...

1 真值表求逻辑表达式方法 从真值表内找 输出端为 1 的各行，把每行的输入变量写成乘积形式，遇到 0 的输入变量加非号。 把各乘积项相加，即可得到逻辑函数的表达式 2 f...

1 线性回归，最小二乘法 引导滤波的方法来优化去雾图像的透射率。将图像的灰度图像作为引导图像I，输入图像p进行滤波，以及一个输出图像。 为了确定ak，bk系数，需要对输入p...

1 三级流水线和五级流水线的区别 2 去雾这块的电路搭建 3 去雾数据搬运 4 ram里的数据，上电之后的读入 5 DFF搭建二分频电路 6 线性回归，最小二乘法 7 ra...

1 浮点近似为定点运算 浮点定标： 数的定标就是将要运算的浮点数扩大很多倍，然后取整，再用这个数进行运算，运算得到的结果再缩小相应的倍数就可以了。 在设计中，一定不要忘记小...

1 四选一多路选择器 两位sel可以选择四个状态。 2 3-8 译码器 三位表示八个状态 3 序列检测 检测输入信号满足0111_0001序列 序列缓存，做对比。 将8个时...

1 逻辑函数化简 分配律： A+BC = (A+B)(A+C) 互补律： A+A' = 1 吸收律： A+A'B = (A+A')(A+B) = A+B 反演律： (A+B...

1 逻辑函数化简 2 时钟偏斜 时钟抖动以及对setup和hold的影响 3 单bit快时钟域到慢时钟域同步 4 使用寄存器、与或非门实现时钟四分频电路 5 根据门电路，画...

1 HDMI接口和DVI接口协议 HDMI 向下兼容DVI。 DVI和HDMI 接口协议在物理层 均使用TMDS标准传输音视频数据。 TMDS标准：最小化传输差分信号，TM...

1 状态机 有限状态机：简称状态机，表示有限个状态以及在这些状态之间的转移和动作等行为的数学模型。 moore 摩尔型：时序逻辑的输出不但取决于状态还取决于输入。 meal...

1 FPGA重要设计思想 1 速度与面积互换原则 速度是指整个工程稳定运行所能达到的最高时钟频率，这不仅与FPGA内部各个寄存器的建立时间、保持时间、还与FPGA与外部接口...

浮点数和指数ip Float-point这个IP核，用来计算浮点数。 cordic IP核做exp函数即e^x值 Float-point 通过配置Operation Sel...

cordic vivado ip核 cordic是一个实现通用坐标旋转计算的IP核，在进行数字信号处理时常常会用到。 rotate 旋转 ——复数旋转 translate ...

输入： 时钟，sccb接口 XVCLK 输入时钟，SCCB 用于对 OV5640 进行配置。输入时钟100MHZ.sccb的200khz。 SCCB 可以配置很多 OV56...

平均池化层 pooling的结果是使得特征减少，参数减少，但pooling的目的并不仅在于此。 pooling目的是为了保持某种不变性（旋转、平移、伸缩等） 在池化操作的过...

AXI总线 ZYNQ将ARM处理器与FPGA在单芯片内紧密结合，两者之间通过高级可扩展接口AXI4总线进行交互，主机与从机之间的数据传输方式通过AXI协议完成。 片内总线具...

1 去雾 PL PS之间的数据传输， HP总线数据传输 TP控制信号传输 2 cnn 平均池化降采样是怎么做的 cordic ip 指数ip 3 AXI协议 HP接口 TP...

描述 设计一个状态机，用来检测序列 1011，要求： 1、进行重叠检测   即10110111 会被检测通过2次 2、寄存器输出，在序列检测完成下一拍输出检测有效 注意rs...