【硬件测试】基于FPGA的16psk调制解调系统开发与硬件片内测试,包含信道模块,误码统计模块,可设置SNR

27 阅读3分钟

1.算法仿真效果

本文是之前写的文章:

 

<<基于FPGA的16PSK调制解调系统,包含testbench,高斯信道模块,误码率统计模块,可以设置不同SNR-CSDN博客>>

 

的硬件测试版本。

 

在系统在仿真版本基础上增加了ila在线数据采集模块,vio在线SNR设置模块,数据源模块。硬件ila测试结果如下:(完整代码运行后无水印):

 

vio设置SNR=35db

ca07d64e047f9c6d3a922ea7f792dd9f_watermark,size_14,text_QDUxQ1RP5Y2a5a6i,color_FFFFFF,t_100,g_se,x_10,y_10,shadow_20,type_ZmFuZ3poZW5naGVpdGk=.jpg

 

vio设置SNR=18db

68d5bd4ad9248239e5cb5c844cde00df_watermark,size_14,text_QDUxQ1RP5Y2a5a6i,color_FFFFFF,t_100,g_se,x_10,y_10,shadow_20,type_ZmFuZ3poZW5naGVpdGk=.jpg

 

硬件测试操作步骤可参考程序配套的操作视频。

 

2.算法涉及理论知识概要

       十六进制相位移键控(16PSK, 16-Phase Shift Keying)是一种数字调制技术,它通过改变载波相位来传输信息。16PSK能够在一个符号时间内传输4比特的信息,因此在高速数据传输中得到了广泛应用。

 

      16PSK是一种相位调制技术,其中载波信号的相位根据要传输的信息发生改变。在16PSK中,一个符号可以表示4比特的信息,即每个符号有16种不同的相位状态。在16PSK中,每个符号可以表示16种不同的相位状态,这16个状态均匀分布在单位圆上,形成一个16点的星座图。每个符号对应于4比特的信息,即:

818cf3224bf223f7ef0c3cf3c0799e51_watermark,size_14,text_QDUxQ1RP5Y2a5a6i,color_FFFFFF,t_100,g_se,x_10,y_10,shadow_20,type_ZmFuZ3poZW5naGVpdGk=.png

 

        首先,需要将要传输的比特流转换成16个相位状态之一。假设信息比特序列为{bi​},则将每4比特映射到一个相位状态上。映射规则如下:

3bbf42a58f50d686b97293b1e8349fe1_watermark,size_14,text_QDUxQ1RP5Y2a5a6i,color_FFFFFF,t_100,g_se,x_10,y_10,shadow_20,type_ZmFuZ3poZW5naGVpdGk=.png

 

16PSK的解调过程主要包括匹配滤波和决策两个步骤。

 

3.Verilog核心程序

  `module tops_hdw(

 

input i_clk,

input i_rst,

output reg [3:0] led

);

    

 

wire o_msg;

 

//产生模拟测试数据

signal signal_u(

.i_clk (i_clk),

.i_rst (~i_rst),

.o_bits(o_msg)

);

 

//设置SNR

wire signed[7:0]o_SNR;

vio_0 your_instance_name (

  .clk(i_clk),                // input wire clk

  .probe_out0(o_SNR)  // output wire [7 : 0] probe_out0

);

 

 

wire[2:0]o_ISET;

wire signed[15:0]o_I16psk;

wire signed[15:0]o_Q16psk;

wire signed[15:0]o_Ifir_T;

wire signed[15:0]o_Qfir_T;

wire signed[31:0]o_mod_T;

wire signed[15:0]o_Nmod_T;

wire signed[31:0]o_modc_R;

wire signed[31:0]o_mods_R;

wire signed[31:0]o_Ifir_R;

wire signed[31:0]o_Qfir_R;

wire  [2:0]o_wbits;

wire       o_bits;

wire[1:0]o_rec2;

wire signed[31:0]o_error_num;

wire signed[31:0]o_total_num;  

TOPS_16PSK TOPS_16PSK_u(

.i_clk      (i_clk),

.i_rst  (~i_rst),

.i_SNR  (o_SNR),

.i_dat  (o_msg),

.o_ISET (o_ISET),

.o_I16psk(o_I16psk),

.o_Q16psk(o_Q16psk),

.o_Ifir_T (o_Ifir_T),

.o_Qfir_T (o_Qfir_T),

.o_mod_T  (o_mod_T),

.o_Nmod_T(o_Nmod_T),

.o_modc_R (o_modc_R),

.o_mods_R (o_mods_R),

.o_Ifir_R (o_Ifir_R),

.o_Qfir_R (o_Qfir_R),

.o_wbits(o_wbits),

.o_bits (o_bits),

.o_error_num(o_error_num),

.o_total_num(o_total_num),

.o_rec2(o_rec2),

.o_flag(o_flag)

);

 

//ila篇内测试分析模块

ila_0 ila_u (

.clk(i_clk), // input wire clk

.probe0({

        o_msg,o_SNR,//9

        o_Ifir_T[15:6], o_Qfir_T[15:6],o_Nmod_T[15:6],//36

        o_modc_R[27:12],o_mods_R[27:12],o_Ifir_R[27:12],o_Qfir_R[27:12],//64

        o_bits,o_rec2,

        o_error_num,o_total_num,//64

            o_flag

         })

);

endmodule

0sj_032m`

 

 

4.开发板使用说明和如何移植不同的开发板

注意:硬件片内测试是指发射接收均在一个板子内完成,因此不需要定时同步模块。

 

在本课题中,使用的开发板是:

 

30bb7015eae1c855dedc58f7d8d7a18b_watermark,size_14,text_QDUxQ1RP5Y2a5a6i,color_FFFFFF,t_100,g_se,x_10,y_10,shadow_20,type_ZmFuZ3poZW5naGVpdGk=.png

 

如果你的开发板和我的不一样,可以参考代码包中的程序移植方法进行移植:

 

97976de3358ca2fca0938c67c907c9d4_watermark,size_14,text_QDUxQ1RP5Y2a5a6i,color_FFFFFF,t_100,g_se,x_10,y_10,shadow_20,type_ZmFuZ3poZW5naGVpdGk=.png