上篇组成原理基础杂记（上） - 掘金 (juejin.cn)

储存器

储存器扩展

• CS片选线，告诉CPU到哪个位置取指令
• WE读写控制信号

位扩展

• 用多个储存芯片扩展每个储存字的位数
• 例: 用2个1Kx4位储存芯片组成1Kx8位存储器
  • 1K存储单元数使用10根地址线，每个存储芯片都与10根地址线相连
  • 8位存储单元位数使用8根数据线，前4根与后4根连在两个存储芯片上

字扩展

• 多个存储芯片扩展储存字的数量
• 例：用2个1Kx8位存储芯片组成2Kx8位存储器
  • 2K储存字数量使用11根地址线吗，且第十一跟地址线作为片选信号形成
  • 输入原则为低电平有效，A10作为片选线，低电平CS0有效，高电平后CS1有效（门电路）
  • 8位存储单元使用8根数据线

字位扩展

用8个1Kx4位存储芯片组成4Kx8位存储器

• 4K存储字数量使用12根地址线，其中两根做片选信号线
• 8位存储字长使用8根数据线，与每个芯片相连
• A10,A11作为片选信号线，通过片选译码器分为四根片选线，每根CS并联两个芯片（每两个4位一组组成八位）

通过138译码器

cache

• 命中率：cache访问次数/cache访问次数+主存访问次数
• 平均访问时间：cache访问时间*命中率+主存访问时间*（1-命中率）
• 效率：cache访问时间/平均访问时间

地址映射

直接映射

• 思想：（个人理解）哈希映射，除余映射号i = j mod C
• 例：cache有64块，则cache的第五块映射主存中的第5，5+64，5+64*n块
• 主存地址
  • t|主存字块标记：主存块数/cache块数（页数）
  • c|cache字块地址：cache块内地址，由cache块数决定
  • b|字块内地址：字块内地址，由字块容量决定 全相联映射
• 思想：主存任何一块可以映射到缓存中的任何一块
• 主存地址
  • m|主存字块标记：主存块数决定
  • b|字块内地址：字块容量决定 组相联映射
• 思想：哈希分组，但是这个分组可以对应cache中的任意一块，且cache可以将2^n块并为一组
• 主存地址
  • t|主存字块标记：与直接映射相比，减去了分组合并n
  • c|组地址：与直接映射相比，加上了组内块数n
  • b|字块内地址：字块容量决定

硬盘/辅助储存器

容量大，速度慢，价格低，非易失性，不与CPU直接交换信息

技术指标

• 储存容量：盘面数x磁道数x扇区数x扇区字节数
• 柱面数：（外径-内径/2）x位密度
• 最高最低位密度：单磁道容量/最内最外磁道长度
• 传输速率：转速x单磁道容量
• 平均等待时间：（1s/转速）/2

• 每个磁道实际储存信息长度以最内道为标准
• 超过一个磁道容量的文件，扩展时记录在同一柱面道上，不需要重新找道

I/O系统

相关概念

• 接口：系统或两个部件之间的交接部分，可以是两种硬设备之间的连接电路，也可以是软件之间的共同逻辑边界。
• I/O接口：指主机与I/O设备之间设置的一个硬件电路及相应的软件控制。

IO设备的编址方式

• 统一编址：IO地址看作存储器地址的一部分。对CPU而言，对IO设备的访问所用指令与访存指令类似。
  • 占用了存储空间，减少了主存容量，但是无需专用的IO指令
• 不统一编址：IO地址与存储器地址分开；对IO设备的访问需要要专门的IO指令。
  • 不占用主存空间，不影响主存容量，但需I/O专用指令。

IO与主机的信息交换方式

• 程序查询方式-CPU工作效率较低
  • 由CPU通过程序不断查询IO设备是否做好准备，从而控制IO设备与主机交换信息
  • 需要IO接口内置状态标记反应本设备是否准备就绪。
• 程序中断方式-CPU工作效率较高
  • CPU启动IO设备后，不查询设备是否就绪，继续自身程序。
  • 当IO设备就绪并向CPU发送中断请求时CPU才予以相应。
• DMA（直接存储器存取方式）-CPU工作效率更高
  • 主存与IO之间有一条数据通路，交换信息不会占用CPU，主存与IO交换信息时无需中断程序；

中断

相关概念

为了提高计算机整机效率，应对突发事件和实时控制需要，产生了中断技术

• 硬件中断：外设发出中断请求信号
• 软件中断：CPU响应中断，执行终端服务程序

中断流程

• 保护现场：进栈指令，并由中断隐指令进行程序断点，由中断服务程序完成通用、状态寄存器内容的保存
• 中断服务：对不同IO设备具有不同的设备服务
• 回复现场：出栈指令
• 中断返回：中断返回指令
• 单重中断不允许中断现行的中断服务程序（中断返回时开中断）
• 多重中断允许更高级别中断源中断现行的中断服务程序（现场保护结束后开中断）

进度标记：计算机运算方法